ENTITY tout IS
    PORT (
	led1 : inout std_logic  ; 
	clk : in std_logic  ; 
	id : in std_logic_vector (15 downto 0) ; 
	reset : in std_logic  ; 
	sinphase_bus_request : inout std_logic  ; 
	sinphase_bus_grant : in std_logic  ; 
	sinphase_strobe : in std_logic  ; 
	sinphase_zeros : inout std_logic  ; 
	sinphase_mids : in std_logic  ; 
	external_zeros : in std_logic  ; 
	ao_from_pc_strobe : in std_logic  ; 
	ao_from_pc_ack : inout std_logic  ; 
	dio_to_fiber_read_req : in std_logic  ; 
	ao_to_pc_strobe : in std_logic  ; 
	ao_to_pc_ack : in std_logic  ; 
	soft_reset : in std_logic  ; 
	shdn : inout std_logic_vector (2 downto 0) ; 
	da_not_clr : inout std_logic  ; 
	da_not_wr : inout std_logic  ; 
	da_not_cs : inout std_logic  ; 
	da_not_ldab : inout std_logic  ; 
	da_not_ldcd : inout std_logic  ; 
	da_not_ldef : inout std_logic  ; 
	da_not_ldgh : inout std_logic  ; 
	dad : inout std_logic_vector (12 downto 0) ; 
	daaddr : inout std_logic_vector (2 downto 0) ; 
	dio : inout std_logic_vector (7 downto 0) ; 
	dio_dir : inout std_logic  ; 
	dio_tristate : inout std_logic 
    ) ;
END tout ;